郵箱:
手機:
FPGA開發(fā)應(yīng)用
現(xiàn)場可編程邏輯器件FPGA(FiELD Programming Gate Array )具有高密度、高速度、低功耗、功能強大等特點。在此系統(tǒng)中采用了Altera公司的CycloneII系列器件來實現(xiàn)高速的數(shù)據(jù)采集、存儲功能,是在QUARTuslI 7.1軟件中使用硬件描述語言VHDL來設(shè)計完成的。高密度可編程邏輯器件的設(shè)計流程包括:設(shè)計準備、設(shè)計輸入、設(shè)計處理和器件編程4個步驟,以及相應(yīng)的功能和器件測試3個設(shè)計驗證過程。
本設(shè)計中,主要包括Nios微處理器、脈沖發(fā)生、高速時鐘以及高速數(shù)據(jù)存儲FIFO等模塊的設(shè)計。
防止或減輕電氣干擾的措施,電纜回收,主要有以下三個方面。
1、控制電纜的一個備用芯接地
實踐證明,控制電纜中一個備用芯接地時,干擾電壓的幅值可降低到25%~50%,且實施簡便,電纜回收,而對電纜的造價增加甚微。
2、對電氣干擾時會發(fā)生嚴重后果的電路,廢舊電纜回收,不合用一根控制電纜
其中包括:(1)弱電信號控制回路與強電信號控制回路;(2)低電平信號與高電平信號的回路;(3)交流斷路器分相操作的各相弱電控制回路,都不應(yīng)使用同一根控制電纜。但對弱電回路的每一對往返導(dǎo)線如分屬于不是同一根的控制電纜,半成品電纜回收,在敷設(shè)時有可能形成環(huán)狀布置,在相近電源的電磁線交鏈下會感生電勢,其數(shù)值可能對弱電回路低電平的參數(shù)干擾影響較大,因此對往返導(dǎo)線仍應(yīng)合用一根控制電纜為宜。